CIFRE - Modèles de défauts liés au laser (F/H)

La simulation, et plus récemment l’injection de fautes formelle, sont devenues des méthodologies pré-silicium établies pour évaluer la sensibilité des systèmes numériques aux fautes radiatives ou intentionnelles (attaques en faute). Les progrès récents ont étendu l’injection de fautes par simulation aux méthodes formelles, permettant des analyses plus exhaustives du comportement des systèmes numériques sous fautes. Néanmoins, la validité prédictive de ces approches reste fondamentalement limitée par le réalisme du modèle de faute employé.

Les modèles de faute les plus largement utilisés, tels que les modèles d’inversion de bit dans les bascules ou de transitoires dans les portes, ont démontré une capacité prédictive satisfaisante pour les effets radiatifs, en particulier ceux induits par des impacts de particules. Toutefois, pour des mécanismes d’injection plus complexes, tel que ceux relevant d’attaques en sécurité, notamment l’injection de fautes par laser ou sur l’arbre d’horloge (clock-glitch), la sélection d’un modèle de faute approprié reste imparfaite. Une compréhension plus rigoureuse de la correspondance entre les fautes injectées et le comportement résultant du silicium est donc nécessaire afin d’améliorer la confiance dans les prédictions issues de la simulation et des méthodes formelles.

L’objectif de cette thèse est d’étudier la corrélation entre les analyses par simulation ou formelles et les mesures sur silicium, afin d’identifier des modèles de faute produisant des prédictions cohérentes avec les observations expérimentales. L’axe expérimental principal portera sur l’injection de fautes par laser, tandis que d’autres techniques telles que le voltage glitching ou le clock glitching, pourront également être prises en compte en fonction de l’intérêt scientifique et de la faisabilité expérimentale.

La campagne expérimentale s’appuiera sur des puces de test silicium existantes en technologies FDSOI 28 nm et P18 nm (STM32), ainsi que sur une installation laser désormais opérationnelle à ST Crolles. Si nécessaire, des circuits dédiés intégrant des structures de test spécifiquement conçues seront fabriquées et mesurées. Les modèles de faute issus des observations empiriques, corroborés par d’éventuelles simulations TCAD, seront ensuite implémentés dans les environnements de simulation et d’injection formelle de fautes existants à ST. Les prédictions obtenues seront alors comparées aux données expérimentales et les potentielles sources de différence étudiée. Les travaux seront menés en collaboration avec le Head of Hardware Security Division du CEA, ainsi qu’avec la division de ST ayant en charge les systèmes sécurisés.

Le candidat devra avoir de bonnes connaissances en micro-électronique, physique, physique des semi-conducteurs et des transistors ainsi que des connaissances en électronique analogique. Des connaissances en électronique digitale seront un plus.