CIFRE - Modélisation du vieillissement par IA de transistors CMOS pour des applications cryogéniques

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d\u2019innovation et a un impact positif pour les entreprises, les personnes et la soci\u00e9t\u00e9. \n\nEn tant qu\u2019acteur mondial des semiconducteurs, nos technologies de pointe et nos composants \u00e9lectroniques sont invisibles mais au c\u0153ur du monde d\u2019aujourd\u2019hui. \n\nRejoindre ST, c\u2019est int\u00e9grer une entreprise internationale riche de plus de 115 nationalit\u00e9s, pr\u00e9sente dans 40 pays, et rassemblant plus de 50 000 talents passionn\u00e9s et engag\u00e9s, tous unis par la volont\u00e9 de cr\u00e9er et d\u2019inventer la technologie de demain. \n\nInnover demande bien plus que des comp\u00e9tences techniques : cela n\u00e9cessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs anim\u00e9s par la passion, pr\u00eats \u00e0 remettre en question le statu quo, \u00e0 faire avancer l\u2019innovation et \u00e0 r\u00e9v\u00e9ler leur plein potentiel. \n\nVenez vivre cette aventure avec nous et contribuez \u00e0 construire un futur plus intelligent et plus durable, en alliant responsabilit\u00e9 et innovation. \n\n \n\n\nNotre technologie commence avec vous. \n\nCette th\u00e8se s\u2019attaque \u00e0 un sujet au c\u0153ur des ruptures technologiques actuelles : le vieillissement des transistors CMOS 28 nm \u00e0 tr\u00e8s basse temp\u00e9rature (4K), une brique cl\u00e9 pour l\u2019informatique quantique et l\u2019\u00e9lectronique spatiale de nouvelle g\u00e9n\u00e9ration. \u00c0 ces temp\u00e9ratures extr\u00eames, les m\u00e9canismes de fiabilit\u00e9 ne ressemblent plus du tout \u00e0 ceux observ\u00e9s \u00e0 temp\u00e9rature ambiante : la dynamique des porteurs change, certains ph\u00e9nom\u00e8nes quantiques deviennent pr\u00e9pond\u00e9rants et l\u2019auto\u2011\u00e9chauffement local peut fortement perturber le comportement du dispositif malgr\u00e9 l\u2019environnement cryog\u00e9nique.\n\nLes mod\u00e8les de vieillissement classiques, con\u00e7us pour 300K, ne suffisent plus: ils supposent que l\u2019on peut \u00ab s\u00e9parer \u00bb les effets d\u2019auto\u2011\u00e9chauffement, ce qui n\u2019est plus valide \u00e0 4K4K. L\u2019objectif de cette th\u00e8se est donc ambitieux : d\u00e9velopper un mod\u00e8le de fiabilit\u00e9 pilot\u00e9 par l\u2019IA qui combine des donn\u00e9es de stress acc\u00e9l\u00e9r\u00e9 \u00e0 basse temp\u00e9rature avec l\u2019impact d\u00e9taill\u00e9 de l\u2019auto\u2011\u00e9chauffement pour pr\u00e9dire de mani\u00e8re r\u00e9aliste la dur\u00e9e de vie des transistors. L\u2019apprentissage automatique est exploit\u00e9 pour d\u00e9tecter des sch\u00e9mas de d\u00e9gradation complexes, fa\u00e7onn\u00e9s \u00e0 la fois par les conditions cryog\u00e9niques et par la mont\u00e9e en temp\u00e9rature locale. Les premiers r\u00e9sultats montrent un gain significatif de pr\u00e9cision par rapport aux approches classiques, ouvrant la voie \u00e0 une conception plus robuste des circuits cryog\u00e9niques pour les processeurs quantiques et les syst\u00e8mes spatiaux.\n\nAu c\u0153ur du sujet : la compr\u00e9hension fine des m\u00e9canismes physiques de fiabilit\u00e9 \u00e0 4K et leur impl\u00e9mentation directe dans les simulateurs de circuits utilis\u00e9s par les concepteurs. La d\u00e9gradation des performances Cryo\u2011CMOS est \u00e9tudi\u00e9e en prenant en compte l\u2019ensemble des particularit\u00e9s des caract\u00e9ristiques I\u2212V \u00e0 basse temp\u00e9rature : \u00ab body freeze\u2011out \u00bb, saturation de la pente sous\u2011seuil, oscillations sous\u2011seuil li\u00e9es aux effets quantiques, effet \u00ab kink \u00bb, etc. La th\u00e8se propose aussi une m\u00e9thodologie de Design for Reliability int\u00e9grant la variabilit\u00e9 \u00e0 temps z\u00e9ro et le mismatch \u03c3\u0394Ion\u200b\u200b sur plusieurs technologies et gammes de temp\u00e9rature. Des techniques de machine learning (classification, clustering, r\u00e9gression) seront utilis\u00e9es pour extraire automatiquement des motifs de vieillissement dans des jeux de donn\u00e9es riches et h\u00e9t\u00e9rog\u00e8nes. Le travail se fera en interaction forte avec les \u00e9quipes CAO, Fabrication, Signoff, Fiabilit\u00e9 et Product Engineering, pour relier mod\u00e8les, silicium r\u00e9el et contraintes industrielles. La th\u00e8se s\u2019inscrit ainsi dans une d\u00e9marche r\u00e9solument pluridisciplinaire (Data Science, Design, Manufacturing, Fiabilit\u00e9) au service d\u2019un enjeu : repousser les limites de la mod\u00e9lisation de dur\u00e9e de vie des transistors en environnement cryog\u00e9nique.\n\nMissions de la th\u00e8se\n\nPendant cette th\u00e8se, vous serez au c\u0153ur d\u2019un environnement \u00e0 la fois acad\u00e9mique et industriel, avec des missions tr\u00e8s vari\u00e9es :\n\n * Explorer le comportement des transistors \u00e0 4K : d\u00e9finition et r\u00e9alisation de plans d\u2019exp\u00e9riences, mesures \u00e9lectriques avanc\u00e9es sur transistors CMOS 28 nm en cryostat, mise en place de stress acc\u00e9l\u00e9r\u00e9s pour observer le vieillissement en conditions extr\u00eames.\n * Plonger dans la physique des dispositifs : analyse des m\u00e9canismes de d\u00e9gradation sp\u00e9cifiques au r\u00e9gime cryog\u00e9nique, \u00e9tude d\u00e9taill\u00e9e de l\u2019auto\u2011\u00e9chauffement, interpr\u00e9tation des ph\u00e9nom\u00e8nes comme le body freeze\u2011out, les oscillations sous\u2011seuil ou l\u2019effet kink.\n * Construire un mod\u00e8le de fiabilit\u00e9 pilot\u00e9 par l\u2019IA : pr\u00e9paration des bases de donn\u00e9es, choix des algorithmes de machine learning (r\u00e9gression, r\u00e9seaux de neurones, m\u00e9thodes de classification, etc.), entra\u00eenement, validation crois\u00e9e, interpr\u00e9tabilit\u00e9 des mod\u00e8les.\n * Int\u00e9grer ces mod\u00e8les dans les outils de conception de circuits : impl\u00e9mentation dans les simulateurs de r\u00e9f\u00e9rence (environnement SPICE/Cadence\u2026), g\u00e9n\u00e9ration de mod\u00e8les compacts utilisables par les designers, mise au point d\u2019une m\u00e9thodologie de Design for Reliability d\u00e9di\u00e9e au Cryo\u2011CMOS.\n * Relier CAO et silicium r\u00e9el : travailler au contact des \u00e9quipes Design, Manufacturing, Signoff, Fiabilit\u00e9 et Product Engineering pour confronter les mod\u00e8les \u00e0 la r\u00e9alit\u00e9 du silicium, affiner les hypoth\u00e8ses physiques et proposer des optimisations concr\u00e8tes de technologie et d\u2019architecture de circuits.\n * Diffuser et valoriser vos r\u00e9sultats : r\u00e9daction d\u2019articles, pr\u00e9sentations dans des conf\u00e9rences internationales et s\u00e9minaires internes, contribution \u00e0 la feuille de route Cryo\u2011CMOS pour l\u2019informatique quantique et l\u2019espace.\n\n\n\nVous aurez ainsi l\u2019opportunit\u00e9 de contribuer directement \u00e0 des technologies de pointe, tout en d\u00e9veloppant un profil rare \u00e0 l\u2019interface entre physique, micro\u00e9lectronique, Data Science et IA.\n\nProfil et qualifications recherch\u00e9s\n\nCette th\u00e8se s\u2019adresse \u00e0 un(e) \u00e9tudiant(e) de grande \u00e9cole d\u2019ing\u00e9nieurs ou de master 2 de haut niveau, motiv\u00e9(e) par les d\u00e9fis technologiques de demain et souhaitant \u00e9voluer \u00e0 l\u2019interface entre recherche, industrie et IA.\n\n * Formation : \n * \u00c9l\u00e8ve\u2011ing\u00e9nieur(e) en derni\u00e8re ann\u00e9e ou titulaire d\u2019un M2 en micro\u00e9lectronique, physique des semiconducteurs, \u00e9lectronique, t\u00e9l\u00e9coms, physique appliqu\u00e9e ou data science / machine learning.\n * Un int\u00e9r\u00eat marqu\u00e9 pour la fiabilit\u00e9, la physique des dispositifs et/ou l\u2019\u00e9lectronique pour l\u2019informatique quantique sera un plus.\n * Comp\u00e9tences techniques attendues : \n * Bases solides en physique des MOSFET et en technologies CMOS avanc\u00e9es (n\u0153uds \u2264 28nm).\n * Notions ou premi\u00e8re exp\u00e9rience en fiabilit\u00e9 des composants (BTI, HCI, TDDB\u2026) ou en mod\u00e9lisation compacte.\n * Pratique des outils de simulation (SPICE, Cadence/Spectre, ou \u00e9quivalents) et go\u00fbt pour la mod\u00e9lisation.\n * Comp\u00e9tences en Python pour le traitement de donn\u00e9es et le machine learning (NumPy, pandas, scikit\u2011learn, \u00e9ventuellement TensorFlow ou PyTorch).\n * Une exp\u00e9rience en mesures \u00e9lectriques, bancs de test ou instrumentation sera appr\u00e9ci\u00e9e ; la curiosit\u00e9 pour l\u2019exp\u00e9rimental est un vrai atout.\n * Qualit\u00e9s personnelles : \n * Forte motivation pour la recherche appliqu\u00e9e et les sujets de rupture (cryo\u2011\u00e9lectronique, quantique, espace).\n * Rigueur scientifique, esprit analytique, capacit\u00e9 \u00e0 manipuler et interpr\u00e9ter de grands volumes de donn\u00e9es.\n * Go\u00fbt pour le travail en \u00e9quipe pluridisciplinaire, envie d\u2019\u00e9changer avec des experts de diff\u00e9rents m\u00e9tiers (design, fabrication, fiabilit\u00e9, data science).\n * Bonnes capacit\u00e9s de communication \u00e9crite et orale en fran\u00e7ais et en anglais ; envie de publier, pr\u00e9senter, d\u00e9battre de vos r\u00e9sultats.\n\n\n\nCette th\u00e8se offre un cadre id\u00e9al pour un(e) \u00e9tudiant(e) de grande \u00e9cole souhaitant construire un profil d\u2019expert(e) recherch\u00e9(e) \u00e0 la fronti\u00e8re entre micro\u00e9lectronique avanc\u00e9e et intelligence artificielle, avec une application directe \u00e0 des domaines porteurs comme l\u2019informatique quantique et l\u2019\u00e9lectronique spatiale.\n\n \n\nENGLISH VERSION\n\nThis PhD thesis tackles a topic at the heart of current technological breakthroughs: the aging of 28 nm CMOS transistors at very low temperature (4 K), a key building block for quantum computing and next\u2011generation space electronics. At these extreme temperatures, reliability mechanisms no longer resemble those observed at room temperature: carrier dynamics change, certain quantum phenomena become predominant, and local self\u2011heating can significantly disturb device behavior despite the cryogenic environment.\n\nConventional aging models, designed for 300 K, are no longer sufficient: they assume that self\u2011heating effects can be \u201cseparated\u201d, which is no longer valid at 4 K. The objective of this thesis is therefore ambitious: to develop an AI\u2011driven reliability model that combines low\u2011temperature accelerated stress data with the detailed impact of self\u2011heating to realistically predict transistor lifetime. Machine learning is used to detect complex degradation patterns shaped both by cryogenic conditions and by local temperature rise. Initial results show a significant gain in accuracy compared with classical approaches, paving the way for more robust design of cryogenic circuits for quantum processors and space systems.\n\nAt the core of the subject lies a detailed understanding of the physical reliability mechanisms at 4 K and their direct implementation in circuit simulators used by designers. Cryo\u2011CMOS performance degradation is studied by taking into account all the specific features of low\u2011temperature I\u2013V characteristics: body freeze\u2011out, subthreshold slope saturation, subthreshold oscillations related to quantum effects, kink effect, etc. The thesis also proposes a Design for Reliability methodology that integrates time\u2011zero variability and mismatch \u03c3\u0394Ion\u03c3\u200b\u0394I\u200bon\u200b\u200b\u200b\u200b across several technologies and temperature ranges. Machine learning techniques (classification, clustering, regression) will be used to automatically extract aging patterns from rich and heterogeneous datasets. The work will be carried out in close interaction with the CAD, Manufacturing, Signoff, Reliability and Product Engineering teams to link models, real silicon and industrial constraints. The thesis is thus part of a resolutely multidisciplinary approach (Data Science, Design, Manufacturing, Reliability) serving one main goal: pushing the limits of transistor lifetime modeling in a cryogenic environment.\n\nPhD missions\n\nDuring this PhD, you will be at the heart of both an academic and industrial environment, with highly varied missions:\n\n * Explore transistor behavior at 4 K: definition and execution of design of experiments, advanced electrical measurements on 28 nm CMOS transistors in a cryostat, implementation of accelerated stress tests to observe aging under extreme conditions.\n * Dive into device physics: analysis of degradation mechanisms specific to the cryogenic regime, detailed study of self\u2011heating, interpretation of phenomena such as body freeze\u2011out, subthreshold oscillations or the kink effect.\n * Build an AI\u2011driven reliability model: database preparation, selection of machine learning algorithms (regression, neural networks, classification methods, etc.), training, cross\u2011validation, and model interpretability.\n * Integrate these models into circuit design tools: implementation in reference simulators (SPICE/Cadence environment, etc.), generation of compact models usable by designers, development of a Design for Reliability methodology dedicated to Cryo\u2011CMOS.\n * Bridge CAD and real silicon: work closely with Design, Manufacturing, Signoff, Reliability and Product Engineering teams to confront models with actual silicon, refine physical assumptions and propose concrete optimizations of technology and circuit architecture.\n * Disseminate and promote your results: writing papers, presentations at international conferences and internal seminars, contribution to the Cryo\u2011CMOS roadmap for quantum computing and space.\n\n\n\nYou will thus have the opportunity to contribute directly to cutting\u2011edge technologies, while developing a rare profile at the interface between physics, microelectronics, Data Science and AI.\n\nCandidate profile and required qualifications\n\nThis PhD is aimed at a top\u2011level engineering school or Master 2 student, motivated by tomorrow\u2019s technological challenges and wishing to work at the interface between research, industry and AI.\n\nEducation:\n\n * Final\u2011year engineering student or holder of a Master\u2019s degree (M2) in microelectronics, semiconductor physics, electronics, telecommunications, applied physics or data science / machine learning.\n * A strong interest in reliability, device physics and/or electronics for quantum computing will be an asset.\n\n\n\nExpected technical skills:\n\n * Solid background in MOSFET physics and advanced CMOS technologies (nodes \u2264 28 nm).\n * Basic knowledge or first experience in component reliability (BTI, HCI, TDDB, etc.) or compact modeling.\n * Experience with simulation tools (SPICE, Cadence/Spectre, or equivalents) and an interest in modeling.\n * Skills in Python for data processing and machine learning (NumPy, pandas, scikit\u2011learn, and possibly TensorFlow or PyTorch).\n * Experience with electrical measurements, test benches or instrumentation will be appreciated; curiosity for experimental work is a real asset.\n\n\n\nPersonal qualities:\n\n * Strong motivation for applied research and breakthrough topics (cryo\u2011electronics, quantum, space).\n * Scientific rigor, analytical mindset, ability to handle and interpret large volumes of data.\n * Enjoy working in multidisciplinary teams, willingness to interact with experts from different fields (design, manufacturing, reliability, data science).\n * Good written and oral communication skills in French and English; motivation to publish, present and discuss your results.\n\n\n\nThis PhD offers an ideal framework for a top engineering student wishing to build a sought\u2011after expert profile at the frontier between advanced microelectronics and artificial intelligence, with direct application to high\u2011growth domains such as quantum computing and space electronics.\n\nIf you want, I can now help you adapt this English version for:\n\n * a formal PhD offer on a website,\n * or a motivation letter tailored to this topic.\n\n\n\nST est fi\u00e8re d\u2019\u00eatre certifi\u00e9e parmi les 17 entreprises mondiales \u00ab Global Top Employers 2025 \u00bb et d\u2019\u00eatre la premi\u00e8re et unique entreprise de semi-conducteurs \u00e0 recevoir cette distinction. ST a \u00e9t\u00e9 distingu\u00e9e dans ce classement gr\u00e2ce \u00e0 sa d\u00e9marche d\u2019am\u00e9lioration continue, se d\u00e9marquant notamment par son engagement en mati\u00e8re d\u2019\u00e9thique et d\u2019int\u00e9grit\u00e9, de sens et de valeurs, d\u2019organisation et de gestion du changement, ainsi que par sa strat\u00e9gie commerciale et ses performances. En France, ST a \u00e9galement obtenu la lab\u00e9lisation Happy Trainee 2025. \n\nNous cultivons un environnement de travail inclusif et diversifi\u00e9, o\u00f9 la discrimination n\u2019a pas sa place. Notre ambition est de recruter et de fid\u00e9liser des talents refl\u00e9tant la richesse des soci\u00e9t\u00e9s dans lesquelles nous \u00e9voluons. \n\nNous nous engageons \u00e0 l\u2019\u00e9quit\u00e9 dans le d\u00e9veloppement des carri\u00e8res, les opportunit\u00e9s professionnelles et la r\u00e9mun\u00e9ration. \n\nChez ST, nous encourageons les candidats qui ne remplissent pas forc\u00e9ment tous les crit\u00e8res \u00e0 postuler, car nous croyons en la richesse des parcours vari\u00e9s et offrons de r\u00e9elles opportunit\u00e9s d\u2019apprentissage et d\u2019\u00e9volution. La diversit\u00e9, l\u2019\u00e9quit\u00e9 et l\u2019inclusion sont des valeurs fondamentales qui fa\u00e7onnent notre culture d\u2019entreprise. \n\nPour d\u00e9couvrir toutes nos opportunit\u00e9s, rendez-vous sur st.com/careers. \n