STAGE - Estimation au niveau RTL de la puissance consommée par un circuit intégré destiné au marché

A propos de vos missions

Vous travaillerez au sein d’une équipe multiculturelle et pluridisciplinaire d’Architecture et Design dédiée à la conception de SoC (System On Chip) complexes et de circuits mixtes alliant les capacités du numériques et les fonctionnalités de la RF (analogique radiofréquence).

L’équipe est chargée de la définition détaillée des circuits et de leur conception, à partir de spécifications systèmes discutées avec les équipes d’architecture système, le marketing technique ou directement avec le client. 

Le but du stage est d’estimer au niveau RTL la puissance consommée par un circuit intégré complexe pour des scenarios le dimensionnant ; le circuit intégré est destiné au marché GNSS (Système global de navigation par satellite). A partir de ces résultats, vous proposerez des solutions de réduction de la consommation en puissance du circuit intégré. Vous participerez également à l’amélioration de la méthode d’estimation. 

La toute première partie du stage va être dédiée à l’acquisition des compétences de base. Vous allez apprendre la méthode d’estimation de la consommation en puissance au niveau RTL d’un circuit intégré. Vous allez aussi apprendre les bases de l’architecture du circuit intégré.

Grâce à ces nouvelles compétences, vous serez en position de procéder à l’activité qui est au cœur du stage : l’estimation et la réduction de la consommation en puissance du circuit intégré. Il s’agit d’une tâche centrale qui nécessite d’interagir avec de nombreux acteurs différents. Le stage nécessite de connaitre les notions de base de l’implémentation physique d’un circuit intégré. Il nécessite aussi d’être à l’aise avec les outils de CAD, en particulier avec le langage TCL. 

Les scénarios qui seront utilisé pour l’estimation de la consommation en puissance du circuit seront définis avec les équipes d’architecture et de vérification. A partir des résultats obtenus, vous proposerez des solutions de réduction de la consommation de puissance au niveau RTL et estimerez le gain obtenu par scénario.

L’objectif du stage est aussi de contribuer à l’amélioration de la méthode d’estimation de la consommation d’un circuit intégré pour l’équipe RFOC/HW R&D.

A propos de vous

• Vous êtes en dernière année d’école d’ingénieur ou Master 2 en électronique.


• Vous êtes intéressé par l’estimation et la réduction de la puissance consommée par les circuits intégrés.


• Vous avez des connaissances de base en microélectronique numérique.


• Vous êtes intéressé par la CAD, en particulier le langage TCL.


• Vous comprenez les langages RTL (System Verilog, Verilog, VHDL). 


• Vous avez des notions de base en implémentation physique des circuits intégrés.


• Vous êtes une personne autonome, rigoureuse, créative, capable d’interagir avec de nombreux acteurs différents.